• サぺル
    link
    fedilink
    Polski
    arrow-up
    1
    ·
    29 days ago

    Mam chiński art: https://zhuanlan.zhihu.com/p/629392033

    Na 图4 (Rysunek 4) masz schemat budowy chipletu i/o. Wygląda na to, że w dalszym ciągu jest RAM bliższy i dalszy. By trzeba zrobić twój benchmark by to zweryfikować.

    Wcześniej byłem przekonany, że skoro zrobili jeden chiplet do komunikacji to obsługa pamięci jest mniej rozproszona i CPU mają do niej bardziej zrównoważony dostęp.