Scheduling Model in LLVM - Part I
myhsu.xyz
Instruction scheduling is essential to modern compilers. It tries to hide latencies and increases the throughput of a straight line code by reordering the enclosing instructions. In order to do that, compilers have to know a whole bunch of information, ranging from individal instruction’s latency to microarchitecture details. The system that describes these is called a scheduling model. In LLVM, a scheduling model is used by not just the instruction scheduler, but also target-specific optimizations like MachineCombiner and components like MCA (Machine Code Analyzer)1.

Artykuł objaśnia model wykorzystywany w LLVM do szeregowania rozkazów.

Dość zaskakujące, że nawet backend RISC-V ma już tak zaawansowaną optymalizację, opartą na symulacji µ-opcode’ów.
Gdy ostatni raz patrzyłem na te tablice parę lat temu, generator kodu X86 było znacznie bardziej złożony od innych architektur.
Ciekawe, jak jest teraz.

  • サぺルPolski
    1·
    2 months ago

    Fajne ponieważ opisuje w jak prosty sposób działa ROB. Fajnie by było napisać jakiś symulator procesora inspirowany tą architekturą i przyglądać się jak działają przepływy, gdzie są wąskie gardła i co można ulepszyć.

    Chciałbym zobaczyć jak wyglądają dzisiaj transfery RAM.

    Hapi Harołin.