- cross-posted to:
- programming@programming.dev
- cross-posted to:
- programming@programming.dev
Artykuł objaśnia model wykorzystywany w LLVM do szeregowania rozkazów.
Dość zaskakujące, że nawet backend RISC-V ma już tak zaawansowaną optymalizację, opartą na symulacji µ-opcode’ów.
Gdy ostatni raz patrzyłem na te tablice parę lat temu, generator kodu X86 było znacznie bardziej złożony od innych architektur.
Ciekawe, jak jest teraz.
You must log in or register to comment.
Fajne ponieważ opisuje w jak prosty sposób działa ROB. Fajnie by było napisać jakiś symulator procesora inspirowany tą architekturą i przyglądać się jak działają przepływy, gdzie są wąskie gardła i co można ulepszyć.
Chciałbym zobaczyć jak wyglądają dzisiaj transfery RAM.
Hapi Harołin.