You must log in or register to comment.
Fajna ciekawostka z tym łączeniem sekwencyjnych stron w większe bloki w TLB.
Mam wrażenie, że szerokie magistrale jeszcze staną się popularne za sprawą AI. Apple Silicon już przeciera szlaki.
Ale w AS one raczej nie są dla CPU. W DDR5 nawet zwężali magistralę pamięci i wprowadzili możliwość adresowania dwóch miejsc na raz.
