• naur
    link
    fedilink
    Polski
    arrow-up
    1
    ·
    24 days ago

    Dzięki za przeanalizowanie tematu. Ten schemat wykrywania ma sens w przypadku procesorów, które odczytują rozkazy bajt po bajcie. Pewnie dlatego 486 i późniejsze miały już wbudowane FPU.

    ModR/M zależy od opcode’u. Niektóre rozkazy go wymagają, inne nie. Na przykładzie NOP: https://www.felixcloutier.com/x86/nop

    • サぺルOPM
      link
      fedilink
      Polski
      arrow-up
      1
      ·
      23 days ago

      Okazało się, że intel produkował przynajmniej jeszcze jeden koprocesor, który komunikował się w ten sam sposób: 8089 - i/o coprocessor. Jeszcze nie czytałem na jego temat zbyt wiele. Ma całkiem dużo zastosowań. Zobaczyłem, że ma lepszy schemat w którym linie Sn są połączone bezpośrednio z procesorem i z kontrolerem magistrali. Więc xPU może za ich pomocą wykrywać kiedy jest opcode, a kiedy coś innego. Wcześniej na podstawie diagramu w dokumentacji 8087 wydawało mi się, że niezależnie trafiają do kontrolera magistrali.

      Dzięki za tę stronę. Nie ma tam wyszczególnionych rozkazów ESC, ale są F*. To co pierwsze co rzuciło mi się w oczy, są dwubajtowe. Ten drugi bajt to różne modyfikacje ModR/M? Dzięki niemu generowane są chyba całkiem różne instrukcje.